
Халик@Khalik94
30 лет4 года в сервисе13.05.2021
Приветствую вас .
Требуется описать 3 схемы на языке vhdl или verilog . Сам формат заданий дан как выполнение лабораторных работы (тач то каждый пункт должен быть задокументирован ).
Основное по заданию это условие это выполнение в среде Max+Plus 2