Курсовой проектирования цифровых устройств в САПР

Курсовой проект проектирования цифровых устройств в САПР

Тема Разработка RTL-модели аппаратного умножителя

Исходные данные: Элементная база ПЛИС Xilinx XC3S200-PQG208.

Построить поведенческую(RTL) модель умножителя на языке VHDL, описать на языке VHDL последовательность входных воздействий, промоделировать работу поведенческой модели и устранить ошибки проектирования, создать в САПР Xilinx ISE реализацию построенной модели в базисе ПЛИС FPGAXC3S200.